英国量子工程公司Riverlane日前表示，其已推出了世界上首款专用解码器芯片和一个强大的解码器IP。该公司表示，他们的这个专用解码器芯片和解码器IP都可以集成到超导量子计算、俘获离子和中性原子量子计算系统中。它计划在2023年第四季度在实时硬件中演示此解码器。此外，Riverlane还将继续开发和验证其下一代解码器芯片和解码器IP系列产品。

量子纠错是量子计算机的一项关键性挑战，它使我们能够生产出错误率足够低的大型量子计算机，以进行有用的计算任务。为了实现量子纠错，我们需要在量子硬件和应用层间建立一个专用的量子纠错堆栈。如果量子计算机要发挥作用，不论它的量子比特类型和应用如何，都需要一个量子纠错堆栈。

量子纠错堆栈中有许多组件。如Riverlane公司正在开发的解码器和控制系统，它们能共同将许多不可靠的物理量子比特转换为一个或多个可靠的“逻辑”量子比特。量子解码器还必须每秒能处理量子计算机产生的TB级数据，以阻止错误传播、防止计算任务变得无用。这样在从几百个量子操作扩大到一万亿次量子操作时也不会出现计算错误。

ASIC(专用集成电路)解码器芯片是量子纠错堆栈中的关键元件。Riverlane新推出的“DD0A”专用解码器芯片就是其ASIC解码器系列的首个版本。而Riverlane新发布的解码器IP，它可以提供给任何量子计算机制造商在自己的硬件中使用，能在量子系统运行时提供实时处理以纠正错误。这种解码器IP被设计能用在FPGA(现场可编程门阵列)中，能进行快速原型设计和集成。（编译:Qtech）